Prof. Dr.-Ing.

Frank Kesel

Kontaktdaten

Raum

T1.4.22

Kolloquiumzeit

Mo. 15:30 - 17:00 Uhr, Raum T1.4.22

Telefon

(07231) 28-6567

E-mail

frank.kesel(at)hs-pforzheim(dot)de

Beitrag in Zeitschrift

BARTHOLOMÄ, R., KESEL, F., GREINER, T., & ROSENSTIEL, W. (2008). A Systematic Approach for Synthesizing VLSI Architectures of Lifting-Based Filter Banks and Transforms. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 55 (7), 1939 ff.

KESEL, F., GREINER, T., BARTHOLOMÄ, R., & ROSENSTIEL, W. (2008). A Systematic Approach for Synthesizing VLSI Architectures of Lifting-Based Filter Banks and Transforms. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 55 (7).

FELLEISEN, M., KESEL, F., & RECKMANN, F. (2002). “Entwicklung einer zur SPS alternativen Automatisierungsplattform auf Basis eines rekonfigurierbaren FPGA“. ATP - Automatisierungstechnische Praxis.

KESEL, F., RECKMANN, F., & FELLEISEN, M. (2002). Entwicklung einer zur SPS alternativen Automatisierungsplattform auf Basis eines rekonfigurierbaren FPGA. ATP - Automatisierungstechnische Praxis (4).

KESEL, F., RECKMANN, F., & FELLEISEN, M. (2002). Einsatz von rekonfigurierbaren FPGA in der Automatisierung. Horizonte (21).


Buch/Monographie/eBook

KESEL, F., & BARTHOLOMÄ, R. (2013). Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs - Einführung mit VHDL und SystemC. Oldenbourg Wissenschaftsverlag.

KESEL, F. (2012). Modellierung von digitalen Systemen mit SystemC. Oldenbourg Wissenschaftsverlag.

KESEL, F., & BARTHOLOMÄ, R. (2009). Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs - Einführung mit VHDL und SystemC. Oldenbourg Wissenschaftsverlag.

KESEL, F., & BARTHOLOMÄ, R. (2006). Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs. Oldenbourg Wissenschaftsverlag.

KESEL, F. (1994). Selbsttest von nicht-regulären CMOS-Schaltungen in sicherheitskritischen Anwendungen. Universität Hannover.


Beitrag in Sammelwerk (Lexikon, Kompendium u.ä.)

KESEL, F., FELLEISEN, M.-.., & RECKMANN, F. (2004). Entwicklung einer zur SPS alternativen Automatisierungsplattform auf Basis eines rekonfigurierbaren FPGA. Hrsg. von C. Schulte, München, Deutschland.


Beitrag in Tagungsband

KESEL, F., NETZEBAND, A., & GREINER, T. (2013). Entwurf eines dynamisch rekonfigurierbaren Rechensystems auf Basis eines Virtex-5 FPGAs., Mikroelektronik - Forschung und Lehre an Hochschulen für Angewandte Wissenschaften, 2013.

KESEL, F., HOLZER, M., GREINER, T., & SCHUMACHER, F. (2013). Vom UML-Modell einer Zustandsmaschine zu deren VHDL- und SystemC-Architektur., Mikroelektronik - Forschung und Lehre an Hochschulen für Angewandte Wissenschaften, 2013.

TORNO, A., GREINER, T., & KESEL, F. (2013). Implementierung eines generischen LDPC-Decoders für unstrukturierte Codes mittels SystemC., 50. Workshop der Multi Projekt Chip Gruppe, 12. Juli 2013.

KESEL, F., TORNO, A., & GREINER, T. (2013). Implementierung eines generischen LDPC-Decoders für unstrukturierte Codes mittels SystemC., 50. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

KESEL, F. (2012). Systemmodellierung mit SystemC., Entwicklerforum Embedded-System-Entwicklung, 11. - 12. Juli 2012.

NETZEBAND, A., KESEL, F., & GREINER, T. (2011). Entwurf eines dynamisch rekonfigurierbaren Rechensystems auf Basis eines Virtex-5 FPGAs., 46. Workshop der Multi-Projekt Chipgruppe (MPC, Furtwangen, Juli 2011. MPC.

KESEL, F., NETZEBAND, A., & GREINER, T. (2011). Entwurf eines dynamisch rekonfigurierbaren Rechensystems auf Basis eines Virtex-5 FPGAs., 46. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

KESEL, F., & SCHEFFLER, M. (2010). Dynamische, partielle Rekonfigurierung eines Xilinx Virtex-5 FPGAs., 44. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

SCHUMACHER, F., SESSLER, R., KESEL, F., & GREINER, T. (2010). Architektur für die Anbindung eines CMOS-Kameramoduls mit Low-Level-Interface an einen FPGA., XLIII. Workshop der Multi-Projekt Chipgruppe (MPC), Februar 2010, Göppingen. MPC.

KESEL, F., SCHUMACHER, F., SESSLER, R., & NOTHACKER, S. (2010). Architektur für die Anbindung eines CMOS-Kameramoduls mit Low-Level Interface an einen FPGA., 43. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

KESEL, F., & HÄTTICH, C. (2010). PLB-to-Wishbone Bridge - Eine Brücke zwischen proprietärer und Open-Source-Hardware., 44. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

HOLZER, M., SCHUMACHER, F., GREINER, T., & KESEL, F. (2009). Vom UML-Modell einer Zustandsmaschine zu deren VHDLund SystemC-Architektur., XLII Workshop der Multi Projekt Chip Gruppe, Juli 2009.

KESEL, F., HOLZER, M., GREINER, T., & SCHUMACHER, F. (2009). Vom UML-Modell einer Zustandsmaschine zu deren VHDL- und SystemC-Architektur., 42. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

KESEL, F. (2008). Systemdesign mit SystemC., 40. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

KESEL, F., BARTHOLOMÄ, R., GREINER, T., & ROSENSTIEL, W. (2008). Automatic Synthesis of VLSI Architectures for Arbitrary Lifting Factorized M-Channel Filter Banks and Transforms., 2008 IEEE International Conference on Acoustics, Speech and Signal Processing.

BARTHOLOMÄ, R., GREINER, T., KESEL, F., & ROSENSTIEL, W. (2008). Automatic Synthesis of VLSI Architectures for Arbitrary Lifting-Based Filter Banks and Transforms., IEEE International Conference on Acoustics, Speech and Signal Processing ICASSP, April 2008 (pp. 1401-1404).

KESEL, F., & GAISER, M. (2007). Lohnt sich der Einsatz verlustleistungsoptimierender Buskodierverfahren?., 37. Workshop der Multi-Projekt Chip Gruppe. ISSN 1862-7102.

KESEL, F., LEHMANN, P., & GAISER, M. (2006). MIPS-Prozessorsystem mit verlustleistungsoptimierter Buskodierung., 36. Workshop der Multi-Projekt Chip Gruppe.

BARTHOLOMÄ, R., GREINER, T., & KESEL, F. (2005). Design of a flexible VLSI Architecture for M-Channel Filter Bank Lifting Factorizations. In Proceedings of ICASSP 2005 (Ed.), Proceedings, ICASSP 2005, Philadelphia, USA, DISPS-P2.4, pp. V 117-120 (pp. 117-120).

KESEL, F., KULLE, P., & BARTHOLOMÄ, F. (2005). Untersuchung von Verfahren zum verlustleistungsoptimierten Entwurf von Schaltwerken. In 34. Workshop der Multi-Projekt Chip Gruppe (Ed.), 34. Workshop der Multi-Projekt Chip Gruppe, Heilbronn, 8.7.2005, Seite 23-32 (pp. 23-32).

KESEL, F., & FUNCKE, A. (2005). SOPC-Entwicklung einer netzwerkfähigen Laserscannersteuerung. In 33. Workshop der Multi-Projekt Chip Gruppe (Ed.), 33. Workshop der Multi-Projekt Chip Gruppe, Aalen, 4.2.2005, Seite 25-32 (pp. 25-32).

KESEL, F., STRASSER, M., & GAISER, M. (2005). Untersuchung von Kodierverfahren zur Minimierung der Leistungsaufnahme von SOC-Bussen. In 34. Workshop der Multi-Projekt Chip Gruppe (Ed.), 34. Workshop der Multi-Projekt Chip Gruppe, Heilbronn, 8.7.2005, Seite 33 - 40 (pp. 33-40).

KESEL, F., BARTHOLOMÄ, F., & GREINER, T. (2005). Design of a Flexible VLSI Architecture for M-Channel Filter Bank Lifting Factorizations. In IEEE International Conference on Acoustics, Speech and Signal Processing (Eds.), IEEE International Conference on Acoustics, Speech and Signal Processing, Philadelphia, USA, Volume 5, 18-23 März 2005, Seite:117 - 120 (pp. 117-120).

KESEL, F., & BARTHOLOMÄ, F. (2004). MATLAB HW Synthesis Using SystemC. In SystemC University Booth, 9. European SystemC Users Group Meeting, DATE Exhibition, Paris (Eds.), SystemC University Booth, 9. European SystemC Users Group Meeting, DATE Exhibition, Paris.

KESEL, F., BARTHOLOMÄ, F., & GREINER, T. (2004). A Scalable VLSI Architecture for M-Channel Wavelets based on Arbitrary Lifting Factorizations suitable for Real-Time Applications. In GSPx (The Embedded Signal Processing Conference) (Ed.), GSPx (The Embedded Signal Processing Conference), Santa Clara, USA.

BARTHOLOMÄ, R., GREINER, T., & KESEL, F. (2004). A Scalable VLSI Architecture for M-Channel Wavelets based on Arbitrary Lifting Factorizations suitable for Real-Time Applications. In Proceedings of GSPx - Embedded Signal Processing Conference (Ed.), Proceedings, GSPx - Embedded Signal Processing Conference, September 2004, Santa Clara, USA.

KESEL, F., & BARTHOLOMÄ, F. (2003). Implementing Signal Processing Algorithms on FPGAs. In Radioelektronika 2003 (Ed.), Radioelektronika 2003, Brno, Tschechien.

KESEL, F., & FELLEISEN, M. (2003). Schnelle, parallele Bearbeitung von Automatisierungsaufgaben auf der Basis eines rekonfigurierbaren FPGA im Einsatz als Automatisierungssystem oder in Feldgeräten. In GMA-Kongress (Ed.), GMA-Kongress, 3./4.6.2003, Baden-Baden.

KESEL, F., & BARTHOLOMÄ, R. (2003). Implementation of Signal Processing Algorithms Using FPGAs. In 30. Workshop der Multi-Projekt Chip Gruppe (Ed.), 30. Workshop der Multi-Projekt Chip Gruppe, Konstanz.

KESEL, F. (2003). Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform. In Embedded World (Ed.), Embedded World, Nürnberg.

KESEL, F., FELLEISEN, M., & RECKMANN, F. (2002). Entwicklung einer Automatisierungsplattform auf der Basis eines rekonfigurierbaren FPGAs unter Verwendung von High-Level Synthese. In Embedded Intelligence (Ed.), Embedded Intelligence, Nürnberg.

KESEL, F., BARTHOLOMÄ, R., & GREINER, T. (2002). Methoden, Werkzeuge und Architekturen zum Entwurf und zur Realisierung von Signal- und Bildverarbeitungsalgorithmen für die Umsetzung in programmierbarer Hardware. In 28. Workshop der Multi-Projekt Chip Gruppe (Ed.), 28. Workshop der Multi-Projekt Chip Gruppe, Reutlingen.

KESEL, F., RATZ, A., & ERNST, D. (2002). CIS - Chip im Schmuck. In 28. Workshop der Multi Projekt Chip Gruppe (Ed.), 28. Workshop der Multi Projekt Chip Gruppe, Reutlingen.

BARTHOLOMÄ, R., GREINER, T., & KESEL, F. (2002). Methoden, Werkzeuge und Architekturen zum Entwurf und zur Realisierung von Signal- und Bildverarbeitungsalgorithmen für die Umsetzung in programmierbarer Hardware. In MPC Workshop (Ed.), MPC Workshop, Reutlingen, Juni 2002.

KESEL, F. (2001). ASIC System Design Ausbildung mit einem RISC IP Core. In 25. Workshop der Multi Projekt Chip Gruppe (Ed.), 25. Workshop der Multi Projekt Chip Gruppe, Aalen.

KESEL, F. (2001). Verlustleistung in hochintegrierten CMOS-Digitalschaltungen. In 26. Workshop der Multi Projekt Chip Gruppe (Ed.), 26. Workshop der Multi Projekt Chip Gruppe, Pforzheim.

KESEL, F. (2000). ASIC System Design Education using Mentor Graphics Tools. In Mentor Graphics Users Group Conference (Ed.), Mentor Graphics Users Group Conference, Salzburg.

KESEL, F. (1994). Built-In Self-Test of CMOS Random Logic Using Iddq-Testing. In 17th IEEE Workshop on Design for Testability (Ed.), 17th IEEE Workshop on Design for Testability, Vail, USA.

KESEL, F. (1993). Design of self-testable circuits for logic and parametric self-test. In ARCHIMEDES-Workshop on "Synthesis - Architectural Testability Support" (Ed.), ARCHIMEDES-Workshop on "Synthesis - Architectural Testability Support", Montpellier.

KESEL, F. (1993). Built-In Self-Test mit hoher Defekterfassung durch On-Chip Iddq-Monitoring. In 5.ITG/GI/GME-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (Ed.), 5.ITG/GI/GME-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Holzhau.